一種高速實(shí)時(shí)檢測(cè)片狀材料的系統(tǒng)

1.一種高速實(shí)時(shí)檢測(cè)片狀材料的系統(tǒng)，其特征在于，包括：嵌入式圖像檢測(cè)系統(tǒng)；
所述嵌入式圖像檢測(cè)系統(tǒng)包含至少一個(gè)連接至質(zhì)量分析與數(shù)據(jù)融合系統(tǒng)的圖像檢測(cè)裝置，每個(gè)所述圖像檢測(cè)裝置包括一個(gè)FPGA芯片和至少一個(gè)DSP芯片，用于獲取所述片狀材料的檢測(cè)圖像和檢測(cè)結(jié)果；
嵌入式機(jī)讀檢測(cè)系統(tǒng)，所述嵌入式機(jī)讀檢測(cè)系統(tǒng)包含至少一個(gè)連接至所述質(zhì)量分析與數(shù)據(jù)融合系統(tǒng)的機(jī)讀檢測(cè)裝置，每個(gè)所述機(jī)讀檢測(cè)裝置包括模擬信號(hào)探測(cè)部分和數(shù)字信號(hào)探測(cè)部分，且所述模擬信號(hào)探測(cè)部分包括至少一種模擬信號(hào)采集部件、所述數(shù)字信號(hào)探測(cè)部分包括以DSP芯片為核心的嵌入式系統(tǒng)；
用戶操作系統(tǒng)，所述用戶操作系統(tǒng)包括建模子系統(tǒng)，所述建模子系統(tǒng)包括樹形建模人機(jī)交互界面和模板數(shù)據(jù)庫，其中，
所述樹形建模人機(jī)交互界面根據(jù)接收到的用戶操作指令，創(chuàng)建、修改或保存相應(yīng)的檢測(cè)模板；
所述模板數(shù)據(jù)庫用于保存所述檢測(cè)模板的模板參數(shù)。
2.根據(jù)權(quán)利要求1所述的系統(tǒng)，其特征在于，所述用戶操作系統(tǒng)還包括：
基于嵌入式平臺(tái)的學(xué)習(xí)與模擬檢測(cè)子系統(tǒng)，所述學(xué)習(xí)與模擬檢測(cè)子系統(tǒng)提供人機(jī)交互界面，根據(jù)用戶操作在所述人機(jī)交互界面上顯示選定的圖像集和/或?qū)崿F(xiàn)對(duì)所述圖像集的模擬檢測(cè)，其中，所述模擬檢測(cè)的圖像是由所述嵌入式平臺(tái)從網(wǎng)絡(luò)側(cè)接收到的。
3.根據(jù)權(quán)利要求2所述的系統(tǒng)，其特征在于，還包括：
質(zhì)量分析與數(shù)據(jù)融合系統(tǒng)，所述質(zhì)量分析與數(shù)據(jù)融合系統(tǒng)連接并控制所述嵌入式圖像檢測(cè)系統(tǒng)、所述嵌入式機(jī)讀檢測(cè)系統(tǒng)和所述用戶操作系統(tǒng)。
4.根據(jù)權(quán)利要求3所述的系統(tǒng)，其特征在于，所述高速實(shí)時(shí)檢測(cè)片狀材料的系統(tǒng)中的每個(gè)系統(tǒng)內(nèi)部以及各個(gè)系統(tǒng)之間采用總線通信模式，其中，在每個(gè)系統(tǒng)內(nèi)部及各個(gè)系統(tǒng)之間，實(shí)時(shí)傳輸要求等級(jí)大于或等于預(yù)設(shè)等級(jí)的數(shù)據(jù)傳輸線路采用基于以太網(wǎng)通信協(xié)議的EtherCAT實(shí)時(shí)數(shù)據(jù)總線，將其余數(shù)據(jù)傳輸線路采用千兆以太網(wǎng)技術(shù)實(shí)現(xiàn)。
5.根據(jù)權(quán)利要求3所述的系統(tǒng)，其特征在于，在每個(gè)所述圖像檢測(cè)裝置中：
所述FPGA芯片與每個(gè)所述DSP芯片通過RAPIDIO與EMIF兩種接口通信；
當(dāng)所述DSP芯片為多個(gè)時(shí)，多個(gè)所述DSP芯片之間通過RAPIDIO接口通信，且每個(gè)DSP芯片各自通過千兆以太網(wǎng)與所述質(zhì)量分析與數(shù)據(jù)融合系統(tǒng)進(jìn)行通信，所述FPGA芯片通過千兆以太網(wǎng)和ETHCAT總線與所述質(zhì)量分析與數(shù)據(jù)融合系統(tǒng)進(jìn)行通信。
6.根據(jù)權(quán)利要求3所述的系統(tǒng)，其特征在于，所述用戶操作系統(tǒng)還包括數(shù)據(jù)庫，所述質(zhì)量分析與數(shù)據(jù)融合系統(tǒng)在向所述數(shù)據(jù)庫寫入數(shù)據(jù)時(shí)，采用獨(dú)立線程處理實(shí)時(shí)寫數(shù)據(jù)庫，當(dāng)遇到寫數(shù)據(jù)庫抖動(dòng)時(shí)，采用自適應(yīng)退讓與嘗試機(jī)制寫數(shù)據(jù)庫，消除寫數(shù)據(jù)庫抖動(dòng)對(duì)其他動(dòng)作的影響。
7.根據(jù)權(quán)利要求6所述的系統(tǒng)，其特征在于，所述質(zhì)量分析與數(shù)據(jù)融合系統(tǒng)在向所述數(shù)據(jù)庫實(shí)時(shí)寫入數(shù)據(jù)的同時(shí)，還消除卡鈔復(fù)位后或停揀復(fù)位后重跑起始冠字號(hào)前質(zhì)量記錄寫入數(shù)據(jù)庫的重復(fù)。

一種高速實(shí)時(shí)檢測(cè)片狀材料的系統(tǒng)\n技術(shù)領(lǐng)域\n[0001] 本發(fā)明涉及檢測(cè)技術(shù)領(lǐng)域，具體而言，涉及一種高速實(shí)時(shí)檢測(cè)片狀材料的系統(tǒng)。\n背景技術(shù)\n[0002] 大型小張鈔票清分機(jī)通常采用傳感器+計(jì)算機(jī)的系統(tǒng)架構(gòu)完成鈔票高速實(shí)時(shí)在線檢測(cè)功能，以德國(guó)捷佳德公司設(shè)計(jì)生產(chǎn)的BPS2000型鈔票小張清分機(jī)為例，其處理能力最高達(dá)到40張/秒，采用吸氣輪進(jìn)鈔，鈔票的運(yùn)行線速度最高達(dá)到10米/秒，高速下對(duì)鈔票印刷質(zhì)量和機(jī)讀防偽指標(biāo)進(jìn)行檢測(cè)，代表了大型鈔票清分機(jī)發(fā)展的最高水平。BPS2000型鈔票小張清分機(jī)的系統(tǒng)如圖1所示，主要包括鈔票處理系統(tǒng)（CP）、信息管理中心（MIC）、外部壓縮空氣源（EAS）等功能單元，其中CP鈔票處理系統(tǒng)與MIC信息管理系統(tǒng)為BPS2000的核心部分。\n[0003] 但目前的大型清分機(jī)檢測(cè)系統(tǒng)還存在一些缺陷，比如：\n[0004] 首先，基于PC的高速檢測(cè)方案由PC承擔(dān)全部算法處理和結(jié)果判別任務(wù)，一般選用高性能服務(wù)器。但即便如此，在處理圖像傳感器海量數(shù)據(jù)時(shí)也有很大壓力，主要有兩個(gè)原因造成，一是PC內(nèi)核處理器主頻及運(yùn)算單元數(shù)量有限，很難做到真正的并行處理，二是處理軟件運(yùn)行在非實(shí)時(shí)操作系統(tǒng)中，任務(wù)調(diào)度及響應(yīng)時(shí)間的實(shí)時(shí)性很難保證，因此在實(shí)時(shí)處理大數(shù)據(jù)量的場(chǎng)合有很大挑戰(zhàn)。\n[0005] 其次，每個(gè)傳感器由單獨(dú)的服務(wù)器進(jìn)行數(shù)據(jù)處理，多傳感器需要多臺(tái)服務(wù)器，服務(wù)器群占用空間大，散熱需要特別考慮，成本及維護(hù)費(fèi)用也較高。\n[0006] 因此，需要一種新的技術(shù)方案，以期解決以上問題中至少之一。\n發(fā)明內(nèi)容\n[0007] 本發(fā)明正是針對(duì)上述問題中至少之一，提出了一種新的技術(shù)方案，可以確保數(shù)據(jù)傳輸?shù)膶?shí)時(shí)性并控制系統(tǒng)搭建成本，還可以通過系統(tǒng)結(jié)構(gòu)實(shí)現(xiàn)對(duì)片狀材料的實(shí)時(shí)高速檢測(cè)，提高檢測(cè)效率。\n[0008] 有鑒于此，本發(fā)明提出了一種高速實(shí)時(shí)檢測(cè)片狀材料的系統(tǒng)，包括：嵌入式圖像檢測(cè)系統(tǒng)，所述嵌入式圖像檢測(cè)系統(tǒng)包含至少一個(gè)連接至所述質(zhì)量分析與數(shù)據(jù)融合系統(tǒng)的圖像檢測(cè)裝置，每個(gè)所述圖像檢測(cè)裝置包括一個(gè)FPGA（Field-Programmable Gate Array，現(xiàn)場(chǎng)可編程門陣列）芯片和至少一個(gè)DSP（Digital Signal Processor，數(shù)字信號(hào)處理器）芯片，用于獲取所述片狀材料的檢測(cè)圖像和處理結(jié)果。通過采用一個(gè)FPGA芯片和至少一個(gè)DSP芯片的結(jié)構(gòu)組合，從而解決了現(xiàn)有技術(shù)中對(duì)于大數(shù)據(jù)量的處理問題。具體地，DSP芯片的個(gè)數(shù)可以依據(jù)實(shí)際情況而定，比如可以僅采用一個(gè)FPGA芯片和一個(gè)DSP芯片，也可以采用一個(gè)FPGA芯片和多個(gè)DSP芯片；在一個(gè)較為具體和優(yōu)選的方案中，DSP芯片的個(gè)數(shù)可以為四個(gè)。\n[0009] 在上述技術(shù)方案中，優(yōu)選地，還包括：嵌入式機(jī)讀檢測(cè)系統(tǒng)，所述嵌入式機(jī)讀檢測(cè)系統(tǒng)包含至少一個(gè)連接至所述質(zhì)量分析與數(shù)據(jù)融合系統(tǒng)的機(jī)讀檢測(cè)裝置，每個(gè)所述機(jī)讀檢測(cè)裝置包括模擬信號(hào)探測(cè)部分和數(shù)字信號(hào)探測(cè)部分，且所述模擬信號(hào)探測(cè)部分包括至少一種模擬信號(hào)采集部件、所述數(shù)字信號(hào)探測(cè)部分包括以DSP芯片為核心的嵌入式系統(tǒng)。\n[0010] 在上述技術(shù)方案中，優(yōu)選地，還包括：用戶操作系統(tǒng)，所述用戶操作系統(tǒng)包括建模子系統(tǒng)，所述建模子系統(tǒng)包括樹形建模人機(jī)交互界面和模板數(shù)據(jù)庫，其中，所述樹形建模人機(jī)交互界面根據(jù)接收到的用戶操作指令，創(chuàng)建、修改或保存相應(yīng)的檢測(cè)模板；所述模板數(shù)據(jù)庫用于保存所述檢測(cè)模板的模板參數(shù)。\n[0011] 在上述技術(shù)方案中，優(yōu)選地，所述用戶操作系統(tǒng)還包括：基于嵌入式平臺(tái)的學(xué)習(xí)與模擬檢測(cè)子系統(tǒng)，所述學(xué)習(xí)與模擬檢測(cè)子系統(tǒng)提供人機(jī)交互界面，根據(jù)用戶操作在所述人機(jī)交互界面上顯示選定的圖像集和/或?qū)崿F(xiàn)對(duì)所述圖像集的模擬檢測(cè)，其中，所述模擬檢測(cè)的圖像是由所述嵌入式平臺(tái)從網(wǎng)絡(luò)側(cè)接收到的。\n[0012] 在上述技術(shù)方案中，優(yōu)選地，還包括：質(zhì)量分析與數(shù)據(jù)融合系統(tǒng)，所述質(zhì)量分析與數(shù)據(jù)融合系統(tǒng)連接并控制所述嵌入式圖像檢測(cè)系統(tǒng)、所述嵌入式機(jī)讀檢測(cè)系統(tǒng)和所述用戶操作系統(tǒng)。\n[0013] 在上述技術(shù)方案中，優(yōu)選地，所述高速實(shí)時(shí)檢測(cè)片狀材料的系統(tǒng)中的每個(gè)系統(tǒng)內(nèi)部以及各個(gè)系統(tǒng)之間采用總線通信模式，其中，在每個(gè)系統(tǒng)內(nèi)部及各個(gè)系統(tǒng)之間，實(shí)時(shí)傳輸要求等級(jí)大于或等于預(yù)設(shè)等級(jí)的數(shù)據(jù)傳輸線路采用基于以太網(wǎng)通信協(xié)議的EtherCAT實(shí)時(shí)數(shù)據(jù)總線，將其余數(shù)據(jù)傳輸線路采用千兆以太網(wǎng)技術(shù)實(shí)現(xiàn)。\n[0014] 在上述技術(shù)方案中，優(yōu)選地，在每個(gè)所述嵌入式圖像檢測(cè)裝置中，所述FPGA芯片與每個(gè)所述DSP芯片通過RAPIDIO與EMIF兩種接口通信；當(dāng)所述DSP芯片為多個(gè)時(shí)，多個(gè)所述DSP芯片之間通過RAPIDIO接口通信，且每個(gè)DSP芯片各自通過千兆以太網(wǎng)與所述質(zhì)量分析與數(shù)據(jù)融合系統(tǒng)進(jìn)行通信，所述FPGA芯片通過千兆以太網(wǎng)和ETHCAT總線與所述質(zhì)量分析與數(shù)據(jù)融合系統(tǒng)進(jìn)行通信。\n[0015] 在上述技術(shù)方案中，優(yōu)選地，所述用戶操作系統(tǒng)還包括數(shù)據(jù)庫，所述質(zhì)量分析與數(shù)據(jù)融合系統(tǒng)在向所述數(shù)據(jù)庫寫入數(shù)據(jù)時(shí)，采用獨(dú)立線程處理實(shí)時(shí)寫數(shù)據(jù)庫，當(dāng)遇到寫數(shù)據(jù)庫抖動(dòng)時(shí)，采用自適應(yīng)退讓與嘗試機(jī)制寫數(shù)據(jù)庫，消除寫數(shù)據(jù)庫抖動(dòng)對(duì)其他動(dòng)作的影響。\n[0016] 在上述技術(shù)方案中，優(yōu)選地，所述質(zhì)量分析與數(shù)據(jù)融合系統(tǒng)在向所述數(shù)據(jù)庫實(shí)時(shí)寫入數(shù)據(jù)的同時(shí)，還消除卡鈔復(fù)位后或停揀復(fù)位后重跑起始冠字號(hào)前質(zhì)量記錄寫入數(shù)據(jù)庫的重復(fù)。\n[0017] 通過以上技術(shù)方案，可以確保數(shù)據(jù)傳輸?shù)膶?shí)時(shí)性并控制系統(tǒng)搭建成本，還可以通過系統(tǒng)結(jié)構(gòu)實(shí)現(xiàn)對(duì)片狀材料的實(shí)時(shí)高速檢測(cè)，提高檢測(cè)效率。\n附圖說明\n[0018] 圖1示出了相關(guān)技術(shù)中的一種鈔票小張清分機(jī)的結(jié)構(gòu)示意圖；\n[0019] 圖2示出了根據(jù)本發(fā)明的實(shí)施例的高速實(shí)時(shí)檢測(cè)片狀材料的系統(tǒng)的框圖；\n[0020] 圖3示出了根據(jù)本發(fā)明的實(shí)施例的檢測(cè)系統(tǒng)的結(jié)構(gòu)示意圖；\n[0021] 圖4是圖3所示的檢測(cè)系統(tǒng)中的傳感器的分布示意圖；\n[0022] 圖5是圖3所示的檢測(cè)系統(tǒng)中的嵌入式圖像檢測(cè)系統(tǒng)中的傳感器的結(jié)構(gòu)示意圖；\n[0023] 圖6是圖3所示的檢測(cè)系統(tǒng)中的嵌入式機(jī)讀檢測(cè)系統(tǒng)的嵌入式系統(tǒng)的結(jié)構(gòu)示意圖；\n[0024] 圖7是圖3所示的檢測(cè)系統(tǒng)中的用戶操作系統(tǒng)中的建模系統(tǒng)的結(jié)構(gòu)框圖；\n[0025] 圖8是圖3所示的檢測(cè)系統(tǒng)中的用戶操作系統(tǒng)中的模板學(xué)習(xí)與模擬檢測(cè)架構(gòu)的結(jié)構(gòu)示意圖；\n[0026] 圖9是圖3所示的檢測(cè)系統(tǒng)中的用戶操作系統(tǒng)中的實(shí)時(shí)檢測(cè)結(jié)果顯示子系統(tǒng)數(shù)據(jù)傳輸示意圖；\n[0027] 圖10是圖3所示的檢測(cè)系統(tǒng)中的用戶操作系統(tǒng)中的模擬檢測(cè)結(jié)果顯示子系統(tǒng)數(shù)據(jù)傳輸示意圖；\n[0028] 圖11是圖3所示的檢測(cè)系統(tǒng)中的質(zhì)量分析與數(shù)據(jù)融合系統(tǒng)中的實(shí)時(shí)圖像數(shù)據(jù)的采集與存儲(chǔ)功能框圖；\n[0029] 圖12是圖3所示的檢測(cè)系統(tǒng)中的質(zhì)量分析與數(shù)據(jù)融合系統(tǒng)中的檢測(cè)數(shù)據(jù)的實(shí)時(shí)采集、同步、分析和控制系統(tǒng)功能框圖；\n[0030] 圖13是圖3所示的檢測(cè)系統(tǒng)中的質(zhì)量分析與數(shù)據(jù)融合系統(tǒng)中的質(zhì)量分析數(shù)據(jù)實(shí)時(shí)寫入數(shù)據(jù)庫多線程框圖；\n[0031] 圖14示出了根據(jù)本發(fā)明的實(shí)施例的檢測(cè)系統(tǒng)的另一個(gè)結(jié)構(gòu)示意圖。\n具體實(shí)施方式\n[0032] 為了能夠更清楚地理解本發(fā)明的上述目的、特征和優(yōu)點(diǎn)，下面結(jié)合附圖和具體實(shí)施方式對(duì)本發(fā)明進(jìn)行進(jìn)一步的詳細(xì)描述。需要說明的是，在不沖突的情況下，本申請(qǐng)的實(shí)施例及實(shí)施例中的特征可以相互組合。\n[0033] 在下面的描述中闡述了很多具體細(xì)節(jié)以便于充分理解本發(fā)明，但是，本發(fā)明還可以采用其他不同于在此描述的其他方式來實(shí)施，因此，本發(fā)明并不限于下面公開的具體實(shí)施例的限制。\n[0034] 圖2示出了根據(jù)本發(fā)明的實(shí)施例的高速實(shí)時(shí)檢測(cè)片狀材料系統(tǒng)框圖。\n[0035] 如圖2所示，根據(jù)本發(fā)明的實(shí)施例的高速實(shí)時(shí)檢測(cè)片狀材料的系統(tǒng)200，包括：嵌入式圖像檢測(cè)系統(tǒng)202，所述嵌入式圖像檢測(cè)系統(tǒng)202包含至少一個(gè)連接至所述質(zhì)量分析與數(shù)據(jù)融合系統(tǒng)208的圖像檢測(cè)裝置，每個(gè)所述圖像檢測(cè)裝置包括一個(gè)FPGA芯片和至少一個(gè)DSP芯片，用于獲取所述片狀材料的檢測(cè)圖像。通過采用一個(gè)FPGA和至少一個(gè)DSP芯片的結(jié)構(gòu)組合，從而解決了現(xiàn)有技術(shù)中對(duì)于大數(shù)據(jù)量的處理問題。具體地，DSP芯片的個(gè)數(shù)可以依據(jù)實(shí)際情況而定，比如可以僅采用一個(gè)FPGA芯片和一個(gè)DSP芯片，也可以采用一個(gè)FPGA芯片和多個(gè)DSP芯片；在一個(gè)較為具體和優(yōu)選的方案中，DSP芯片的個(gè)數(shù)可以為四個(gè)。\n[0036] 優(yōu)選地，所述系統(tǒng)200還包括：嵌入式機(jī)讀檢測(cè)系統(tǒng)204，所述嵌入式機(jī)讀檢測(cè)系統(tǒng)204包含至少一個(gè)連接至所述質(zhì)量分析與數(shù)據(jù)融合系統(tǒng)208的機(jī)讀檢測(cè)裝置，每個(gè)所述機(jī)讀檢測(cè)裝置包括模擬信號(hào)探測(cè)部分和數(shù)字信號(hào)探測(cè)部分，且所述模擬信號(hào)探測(cè)部分包括至少一種模擬信號(hào)采集部件、所述數(shù)字信號(hào)探測(cè)部分包括以DSP芯片為核心的嵌入式系統(tǒng)，該DSP芯片具有至少16位的數(shù)據(jù)處理能力，且時(shí)鐘頻率大于等于100MHz。該系統(tǒng)還具有10位以上精度的A/D轉(zhuǎn)換能力，且采樣率在12MSPS以上。\n[0037] 優(yōu)選地，所述系統(tǒng)200還包括：用戶操作系統(tǒng)206，所述用戶操作系統(tǒng)206包括建模子系統(tǒng)，所述建模子系統(tǒng)包括樹形建模人機(jī)交互界面和模板數(shù)據(jù)庫，其中，所述樹形建模人機(jī)交互界面根據(jù)接收到的用戶操作指令，創(chuàng)建、修改或保存相應(yīng)的檢測(cè)模板；所述模板數(shù)據(jù)庫用于保存所述檢測(cè)模板的模板參數(shù)。\n[0038] 優(yōu)選地，所述用戶操作系統(tǒng)206還包括：基于嵌入式平臺(tái)的學(xué)習(xí)與模擬檢測(cè)子系統(tǒng)，所述學(xué)習(xí)與模擬檢測(cè)子系統(tǒng)提供人機(jī)交互界面，根據(jù)用戶操作在所述人機(jī)交互界面上顯示選定的圖像集和/或?qū)崿F(xiàn)對(duì)所述圖像集的模擬檢測(cè)，其中，所述模擬檢測(cè)的圖像是由所述嵌入式平臺(tái)從網(wǎng)絡(luò)側(cè)接收到的。\n[0039] 優(yōu)選地，所述系統(tǒng)200還包括：質(zhì)量分析與數(shù)據(jù)融合系統(tǒng)208，所述質(zhì)量分析與數(shù)據(jù)融合系統(tǒng)208連接并控制所述嵌入式圖像檢測(cè)系統(tǒng)202、所述嵌入式機(jī)讀檢測(cè)系統(tǒng)204和所述用戶操作系統(tǒng)206。\n[0040] 優(yōu)選地，所述高速實(shí)時(shí)檢測(cè)片狀材料的系統(tǒng)200中的每個(gè)系統(tǒng)內(nèi)部以及各個(gè)系統(tǒng)之間采用總線通信模式，其中，在每個(gè)系統(tǒng)內(nèi)部及各個(gè)系統(tǒng)之間，實(shí)時(shí)傳輸要求等級(jí)大于或等于預(yù)設(shè)等級(jí)的數(shù)據(jù)傳輸線路采用基于以太網(wǎng)通信協(xié)議的EtherCAT實(shí)時(shí)數(shù)據(jù)總線，將其余數(shù)據(jù)傳輸線路采用千兆以太網(wǎng)技術(shù)實(shí)現(xiàn)。\n[0041] 優(yōu)選地，在每個(gè)所述圖像檢測(cè)裝置中，所述FPGA芯片與每個(gè)DSP芯片通過RAPIDIO與EMIF兩種接口通信；當(dāng)DSP芯片的個(gè)數(shù)為多個(gè)時(shí)，多個(gè)DSP芯片之間通過RAPIDIO接口通信，且每個(gè)DSP芯片各自通過千兆以太網(wǎng)與所述質(zhì)量分析與數(shù)據(jù)融合系統(tǒng)208進(jìn)行通信、所述FPGA芯片通過千兆以太網(wǎng)和ETHCAT總線與所述質(zhì)量分析與數(shù)據(jù)融合系統(tǒng)208進(jìn)行通信。\n[0042] 優(yōu)選地，所述用戶操作系統(tǒng)206還包括數(shù)據(jù)庫，所述質(zhì)量分析與數(shù)據(jù)融合系統(tǒng)208在向所述數(shù)據(jù)庫寫入數(shù)據(jù)時(shí)，采用獨(dú)立線程處理實(shí)時(shí)寫數(shù)據(jù)庫，當(dāng)遇到寫數(shù)據(jù)庫抖動(dòng)時(shí)，采用自適應(yīng)退讓與嘗試機(jī)制寫數(shù)據(jù)庫，消除寫數(shù)據(jù)庫抖動(dòng)對(duì)其他動(dòng)作的影響。\n[0043] 優(yōu)選地，所述質(zhì)量分析與數(shù)據(jù)融合系統(tǒng)在向所述數(shù)據(jù)庫實(shí)時(shí)寫入數(shù)據(jù)的同時(shí)，還消除卡鈔復(fù)位后或停揀復(fù)位后重跑起始冠字號(hào)前質(zhì)量記錄寫入數(shù)據(jù)庫的重復(fù)。\n[0044] 下面結(jié)合圖3至圖14，對(duì)本發(fā)明的技術(shù)方案進(jìn)行詳細(xì)說明。\n[0045] 1.系統(tǒng)概述\n[0046] 該系統(tǒng)由嵌入式圖像檢測(cè)系統(tǒng)、嵌入式機(jī)讀檢測(cè)系統(tǒng)、建模、學(xué)習(xí)與模擬檢測(cè)及檢測(cè)結(jié)果顯示等用戶操作系統(tǒng)以及質(zhì)量分析與數(shù)據(jù)融合系統(tǒng)4個(gè)子系統(tǒng)組成，系統(tǒng)框圖如圖\n3所示。當(dāng)然，該系統(tǒng)可以包括上述4個(gè)子系統(tǒng)中的任意一個(gè)或多個(gè)，可以根據(jù)實(shí)際情況進(jìn)行選擇。\n[0047] 其中圖像傳感器包括正面彩色圖像傳感器、背面彩色圖像傳感器和紅外透視圖像傳感器；機(jī)讀傳感器包括厚度傳感器、正面熒光傳感器、背面熒光傳感器、硬磁信號(hào)傳感器、軟磁信號(hào)傳感器專用定制傳感器等；數(shù)據(jù)融合及分析系統(tǒng)和學(xué)習(xí)、模擬檢測(cè)、建模系統(tǒng)的硬件包括3臺(tái)主機(jī)單元（工作站）：分析控制主機(jī)、圖像監(jiān)視主機(jī)和建模主機(jī)。此外，還包括整機(jī)的一個(gè)中心數(shù)據(jù)庫系統(tǒng)，負(fù)責(zé)建模信息、鈔票質(zhì)量檢測(cè)信息和運(yùn)行狀況信息等數(shù)據(jù)的存儲(chǔ)，是數(shù)據(jù)交換中心。\n[0048] 本發(fā)明應(yīng)用于高速多點(diǎn)檢測(cè)設(shè)備，在檢測(cè)過程中對(duì)傳感器數(shù)據(jù)的融合有很高的實(shí)時(shí)性要求，同時(shí)為了檢測(cè)數(shù)據(jù)的可回溯性，又需要對(duì)大量實(shí)時(shí)性要求不高的檢測(cè)數(shù)據(jù)進(jìn)行可靠的存儲(chǔ)。為此檢測(cè)系統(tǒng)采用了雙總線通信模式，對(duì)于實(shí)時(shí)性要求很高的質(zhì)量信息和控制信息通過基于以太網(wǎng)通信協(xié)議的EtherCAT實(shí)時(shí)數(shù)據(jù)總線來傳輸；而對(duì)于大量的非實(shí)時(shí)數(shù)據(jù)傳輸采用千兆以太網(wǎng)技術(shù)來實(shí)現(xiàn)。\n[0049] 根據(jù)整機(jī)結(jié)構(gòu)特點(diǎn)，各檢測(cè)傳感器單元分布如圖4所示。\n[0050] 2.嵌入式圖像檢測(cè)系統(tǒng)\n[0051] 嵌入式圖像檢測(cè)系統(tǒng)是本發(fā)明與已有技術(shù)最大的不同，系統(tǒng)采用高性能嵌入式平臺(tái)實(shí)現(xiàn)圖像采集、處理及傳輸，從而實(shí)現(xiàn)高精度圖像檢測(cè)能力。\n[0052] 由于檢測(cè)算法運(yùn)算量非常龐大，加上海量圖像數(shù)據(jù)，考慮到單芯片可能無法勝任檢測(cè)算法實(shí)時(shí)實(shí)現(xiàn)，系統(tǒng)采用了多芯片并行處理機(jī)制。本套檢測(cè)系統(tǒng)采用當(dāng)今最為高效的FPGA+DSP系統(tǒng)架構(gòu)，通過合理規(guī)劃?rùn)z測(cè)算法，充分發(fā)揮FPGA大數(shù)據(jù)量底層算法上的優(yōu)勢(shì)以及DSP復(fù)雜算法和流程控制方面的優(yōu)勢(shì)。\n[0053] 該套系統(tǒng)包括四顆DSP和一顆FPGA，F(xiàn)PGA與四顆DSP通過RAPIDIO與EMIF兩種接口通信；DSP之間通過RAPIDIO接口通信。FPGA和DSP每個(gè)器件都有獨(dú)立的網(wǎng)口與外部計(jì)算機(jī)進(jìn)行通信；另外，F(xiàn)PGA還有ETHCAT與外部計(jì)算機(jī)相連，拓?fù)浣Y(jié)構(gòu)如圖5所示。\n[0054] FPGA和DSP作為當(dāng)今處理能力很強(qiáng)的嵌入式器件，有各自的優(yōu)點(diǎn)和不足，本系統(tǒng)通過合理規(guī)劃上述檢測(cè)算法，充分發(fā)揮了FPGA大數(shù)據(jù)量底層算法上的優(yōu)勢(shì)以及DSP復(fù)雜算法和流程控制方面的優(yōu)勢(shì)。這樣使二者能夠優(yōu)勢(shì)互補(bǔ)、揚(yáng)長(zhǎng)避短，具有高度的靈活性。FPGA完成圖像采集準(zhǔn)備工作、圖像轉(zhuǎn)換、定位核定位、號(hào)碼圖定位與輸出、圖像處理的模板比較部分和圖像處理中間結(jié)果輸出等并行度高的、相對(duì)固定的圖像預(yù)處理算法；DSP實(shí)現(xiàn)與實(shí)時(shí)EthCAT主站通信與交互、實(shí)時(shí)圖像采集、圖像后期處理算法和上傳原始圖像和圖像處理中間結(jié)果等功能。檢測(cè)系統(tǒng)既結(jié)合了硬件流水并行處理優(yōu)勢(shì)，也結(jié)合了PC靈活的人機(jī)交互特性，最終實(shí)現(xiàn)了檢測(cè)算法的嵌入式移植，也最終實(shí)現(xiàn)了高精度檢測(cè)能力。\n[0055] 嵌入式圖像檢測(cè)系統(tǒng)工作前首先由建模軟件生成檢測(cè)模板、判廢閾值等相關(guān)參數(shù)，然后通過上位機(jī)軟件利用千兆網(wǎng)下載到嵌入式系統(tǒng)中，完成系統(tǒng)初始化工作，最后由幀同步信號(hào)觸發(fā)開啟檢測(cè)流程。\n[0056] 嵌入式圖像檢測(cè)系統(tǒng)檢測(cè)內(nèi)容如表1所示。\n[0057] \n[0058] 表1\n[0059] 3.嵌入式機(jī)讀檢測(cè)系統(tǒng)\n[0060] 機(jī)讀傳感器目前包括硬磁傳感器、軟磁傳感器、正面熒光、背面熒光傳感器等，都具備定量檢測(cè)功能，其主要功能如下表2所示。\n[0061] \n[0062] 表2\n[0063] 機(jī)讀傳感器開發(fā)原理與圖像傳感器類似，采用模塊化設(shè)計(jì)，即所有機(jī)讀傳感器均包括兩部分，即模擬信號(hào)探測(cè)部分和數(shù)字部分，其中數(shù)字部分采用統(tǒng)一的嵌入式系統(tǒng)設(shè)計(jì)方案，采用以DSP為核心的嵌入式系統(tǒng)，關(guān)鍵設(shè)計(jì)指標(biāo)描述如下：\n[0064] （1）具有16位的數(shù)據(jù)處理能力，10位以上精度的A/D轉(zhuǎn)換能力。\n[0065] （2）核心處理器芯片的機(jī)器時(shí)鐘頻率大于等于100MHz。\n[0066] （3）A/D轉(zhuǎn)換通道數(shù)大于等于12。\n[0067] 嵌入式機(jī)讀檢測(cè)系統(tǒng)的框圖如圖6所示，右側(cè)方框內(nèi)為檢測(cè)機(jī)讀防偽特征的其他部分，不同的檢測(cè)需求有所不同，主要包括激光器控制，光電接收器，磁頭，模擬信號(hào)調(diào)理電路等。左側(cè)小方框內(nèi)的光電觸發(fā)信號(hào)代表嵌入式系統(tǒng)所接收的設(shè)備機(jī)電信號(hào)，采用光纖接口，使嵌入式系統(tǒng)可以方便地接入到多種類型的設(shè)備當(dāng)中。\n[0068] 4.用戶操作系統(tǒng)\n[0069] 用戶操作系統(tǒng)實(shí)現(xiàn)建模、學(xué)習(xí)與模擬檢測(cè)及檢測(cè)結(jié)果顯示等功能。\n[0070] 建模系統(tǒng)軟件的設(shè)計(jì)目標(biāo)是通過建立方便易用的人機(jī)交互界面，為用戶提供一整套面向檢測(cè)程序參數(shù)模板的管理解決方案，具體實(shí)現(xiàn)對(duì)檢測(cè)模板的建立、修改、管理以及保存上傳等功能，其主要功能包括選取正背透樣張圖建立模板、在界面上對(duì)各種檢測(cè)參數(shù)進(jìn)行編輯修改、本地保存模板參數(shù)文件、生成供檢測(cè)算法使用的建模參數(shù)文件等。建模軟件分為樹形建模界面和模板數(shù)據(jù)庫兩部分，其中樹形建模部分面向用戶向其提供創(chuàng)建，修改以及保存檢測(cè)模板參數(shù)人機(jī)交互頁面，模板數(shù)據(jù)庫用于保存所需各類模板參數(shù)?？傮w結(jié)構(gòu)框架如圖7所示。\n[0071] 為評(píng)估建模參數(shù)的檢測(cè)效果，需要一套學(xué)習(xí)與離線檢測(cè)系統(tǒng)，為使模擬檢測(cè)結(jié)果與實(shí)時(shí)運(yùn)行結(jié)果系統(tǒng)嚴(yán)格一致，研制了一套基于嵌入式平臺(tái)的學(xué)習(xí)與模擬檢測(cè)系統(tǒng)，實(shí)現(xiàn)對(duì)選定圖像集的學(xué)習(xí)與模擬檢測(cè)功能，該系統(tǒng)包括嵌入式平臺(tái)、學(xué)習(xí)與模擬檢測(cè)前端系統(tǒng)，基于嵌入式平臺(tái)的學(xué)習(xí)與模擬檢測(cè)算法實(shí)現(xiàn)系統(tǒng)、后端離線顯示系統(tǒng)等。用戶只需在PC端對(duì)學(xué)習(xí)與模擬檢測(cè)系統(tǒng)軟件進(jìn)行操作，就可以實(shí)現(xiàn)模板學(xué)習(xí)和圖像模擬檢測(cè)功能。該系統(tǒng)結(jié)構(gòu)框圖如圖8所示。模擬檢測(cè)與實(shí)時(shí)檢測(cè)流程唯一區(qū)別在于圖像源的輸入，模擬檢測(cè)通過網(wǎng)絡(luò)從PC發(fā)送到嵌入式系統(tǒng)，獲取到圖像后系統(tǒng)檢測(cè)流程與實(shí)時(shí)檢測(cè)流程則完全一致。\n[0072] 檢測(cè)結(jié)果顯示包括實(shí)時(shí)檢測(cè)結(jié)果顯示與模擬檢測(cè)結(jié)果顯示兩種方式。實(shí)時(shí)檢測(cè)結(jié)果顯示子系統(tǒng)通過網(wǎng)絡(luò)上傳的圖像數(shù)據(jù)，實(shí)時(shí)顯示鈔票抽樣的正面、背面及透視圖像及相應(yīng)的檢測(cè)結(jié)果，系統(tǒng)使用流程及數(shù)據(jù)流向如圖9所示。模擬檢測(cè)結(jié)果顯示子系統(tǒng)主要是讀取查看樣張學(xué)習(xí)后的高低模板圖和檢測(cè)結(jié)果序列圖，其使用流程與數(shù)據(jù)流向如圖10所示。\n[0073] 5.質(zhì)量分析與數(shù)據(jù)融合系統(tǒng)\n[0074] 檢測(cè)質(zhì)量分析與數(shù)據(jù)融合系統(tǒng)（簡(jiǎn)稱CACS），作為整機(jī)的神經(jīng)中樞，主要功能包括圖像和質(zhì)量數(shù)據(jù)的實(shí)時(shí)采集、分析、分倉、存儲(chǔ)和顯示，核心功能包括：中樞連通和控制；海量圖像數(shù)據(jù)的實(shí)時(shí)采集、同步、存儲(chǔ)和顯示；各檢測(cè)通道檢測(cè)數(shù)據(jù)的實(shí)時(shí)采集、同步、分析、控制和存儲(chǔ)；產(chǎn)品分倉的精準(zhǔn)控制；不定長(zhǎng)挑號(hào)等。\n[0075] 實(shí)時(shí)圖像數(shù)據(jù)的采集與存儲(chǔ)系統(tǒng)，采用多線程技術(shù)和分層框架進(jìn)行設(shè)計(jì)和開發(fā)，提出弱約束同步模型，提高同步效率，滿足海量圖像的實(shí)時(shí)采集、同步、存儲(chǔ)和轉(zhuǎn)發(fā)。該系統(tǒng)功能框圖如圖11所示。\n[0076] 檢測(cè)數(shù)據(jù)的實(shí)時(shí)采集、同步、分析和控制系統(tǒng)采用多線程技術(shù)和分層框，外聯(lián)千兆以太網(wǎng)和EtherCAT總線，采用多種同步技術(shù)，將兩種總線有機(jī)集合，實(shí)現(xiàn)全部檢測(cè)通道檢測(cè)數(shù)據(jù)的實(shí)時(shí)采集、同步、分析、控制和存儲(chǔ)，實(shí)現(xiàn)產(chǎn)品分倉的精準(zhǔn)控制、不定長(zhǎng)挑號(hào)、質(zhì)量數(shù)據(jù)的實(shí)時(shí)存放和實(shí)時(shí)顯示。該系統(tǒng)功能框圖如圖12所示。\n[0077] 質(zhì)量分析數(shù)據(jù)的數(shù)據(jù)庫實(shí)時(shí)寫入功能設(shè)計(jì)采用了獨(dú)立線程處理實(shí)時(shí)寫數(shù)據(jù)庫，當(dāng)遇到寫數(shù)據(jù)庫抖動(dòng)時(shí)，采用自適應(yīng)退讓與嘗試機(jī)制寫數(shù)據(jù)庫，消除寫數(shù)據(jù)庫抖動(dòng)對(duì)其他動(dòng)作的影響。\n[0078] 需要說明的是：對(duì)于寫數(shù)據(jù)庫抖動(dòng)，應(yīng)該理解的是：對(duì)于前端傳送過來需要寫入的數(shù)據(jù)的流量在單位時(shí)間內(nèi)是（基本）恒定的，即速度恒定為VIN，在理想情況下，將這些數(shù)據(jù)寫入數(shù)據(jù)庫的流量在單位時(shí)間內(nèi)也應(yīng)該是恒定的，即速度恒定為VOUT。但由于前端或后端訪問、CPU占用等問題，往往導(dǎo)致寫入數(shù)據(jù)庫的速度并不會(huì)一直保持恒定，即實(shí)際速度為V1，則當(dāng)V1偏離（即不等于）VOUT時(shí)，即發(fā)生了寫數(shù)據(jù)庫抖動(dòng)。可以將如 作為寫數(shù)據(jù)庫的抖動(dòng)率，則當(dāng)該抖動(dòng)率大于或等于預(yù)設(shè)的抖動(dòng)率閾值（即抖動(dòng)過量）時(shí)，和/或當(dāng)抖動(dòng)過量發(fā)生的頻率大于或等于預(yù)設(shè)的抖動(dòng)頻率時(shí)，則可以采取上述措施，以消除寫數(shù)據(jù)庫抖動(dòng)對(duì)其他動(dòng)作的影響。\n[0079] 實(shí)時(shí)寫數(shù)據(jù)庫的同時(shí)，必須消除數(shù)據(jù)記錄的重復(fù)寫入，因此必須消除卡鈔復(fù)位后停揀復(fù)位后重跑起始冠字號(hào)前質(zhì)量記錄寫入數(shù)據(jù)庫的重復(fù)。質(zhì)量分析數(shù)據(jù)實(shí)時(shí)寫入數(shù)據(jù)庫功能通過圖13所示的多線程實(shí)現(xiàn)。\n[0080] 6.系統(tǒng)工作流程\n[0081] 參照?qǐng)D14所示的檢測(cè)系統(tǒng)的結(jié)構(gòu)，則執(zhí)行檢測(cè)的流程包括：\n[0082] （1）系統(tǒng)初始化；\n[0083] （2）設(shè)置圖像和機(jī)讀檢測(cè)參數(shù)，通過樣張學(xué)習(xí)獲得圖像檢測(cè)模板；\n[0084] （3）CACS下載檢測(cè)參數(shù)到各傳感器檢測(cè)單元，檢測(cè)準(zhǔn)備就緒；\n[0085] （4）啟動(dòng)走鈔，PD信號(hào)觸發(fā)各傳感器檢測(cè)單元開始檢測(cè)，并將結(jié)果發(fā)送至CACS；\n[0086] （5）CACS綜合判別鈔票質(zhì)量，并控制分倉，同時(shí)將結(jié)果存儲(chǔ)至數(shù)據(jù)庫；\n[0087] （6）顯示系統(tǒng)將檢測(cè)結(jié)果通過人機(jī)界面實(shí)時(shí)顯示，操作人員根據(jù)檢測(cè)結(jié)果進(jìn)行參數(shù)調(diào)整，并利用模擬檢測(cè)子系統(tǒng)驗(yàn)證參數(shù)調(diào)整是否恰當(dāng)；\n[0088] （7）停機(jī)后將已調(diào)整的參數(shù)下載到傳感器單元，使用新的參數(shù)開始進(jìn)行檢測(cè)。\n[0089] 以上結(jié)合附圖詳細(xì)說明了本發(fā)明的技術(shù)方案，本發(fā)明存在以下優(yōu)點(diǎn)：\n[0090] 1.相比PC機(jī)方案高速嵌入式平臺(tái)計(jì)算能力強(qiáng)，實(shí)時(shí)性好，可靠性和穩(wěn)定性高，大幅節(jié)省空間，成本較低，便于安裝，易于維護(hù)。\n[0091] 2.高速嵌入式平臺(tái)應(yīng)用于傳感器檢測(cè)單元，可以直接獲得檢測(cè)結(jié)果，便于中央控制系統(tǒng)進(jìn)行信息整合。\n[0092] 3.實(shí)現(xiàn)了全部人民幣二三線防偽信號(hào)的高速定量檢測(cè)。\n[0093] 4.完備的總線拓?fù)浣Y(jié)構(gòu)，實(shí)現(xiàn)了海量圖像數(shù)據(jù)實(shí)時(shí)存儲(chǔ)功能。\n[0094] 5.首次實(shí)現(xiàn)了不定長(zhǎng)挑號(hào)功能。\n[0095] 以上所述僅為本發(fā)明的優(yōu)選實(shí)施例而已，并不用于限制本發(fā)明，對(duì)于本領(lǐng)域的技術(shù)人員來說，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。